Comparaison des caches CPU, Intel vs AMD.

[madcho]

Salut, je crois qu'il y un moment, à l'époque des P4 EE, ils en ont sortis un modèle aec cache L3, je vais rechercher un peu sur le net, vois si je ne retrouve pas.

EDIT:

Voici le lien:

http://www.presence-pc.com/actualite/Nouve...tium-4-EE-4677/

En fait illu voulais dire que c'est le seul CPU ayant un cache L3 exclusif partagé entre les cores. D'ailleurs son fonctionnement est d'ailleurs nettement plus complexe qu'un simple cache exclusif, mais pour le moment on a pas assez d'information concernant son fonctionnement. Seul chose qui peut nous mettre sur la voie, c'est le nom qu'AMD a donné à son cache, le Victim buffer. Je ne vais pas faire un cour détaillé sur les type de caches, entre autre sur le modèle exclusif, qui est utilisé dans les athlons, je vous laisse faire de petites recherches par vous même google et wiki sont vos amis

Sachez simplement que c'est le premier cache du genre.

Des K6 avais un cache L3 aussi si je me souviens bien, mais le fonctionnement était assez différent.

[Illuminati]

Salut, je crois qu'il y a un moment, à l'époque des P4 EE, ils ont sorti un modèle avec cache L3,

je vais rechercher un peu sur le net, voir si je ne retrouve pas.

EDIT: Voici le lien: http://www.presence-pc.com/actualite/Nouve...tium-4-EE-4677/

Le P4 EE n'est en fait qu'un Intel Xeon MP renommé.

Intel a sortit une version EE de ses processeurs afin d'essayer de voler

la vedette à AMD, tout juste une semaine avant la sortie de son Athlon 64.

En fait, certaines personnes on même baptiser le P4 EE : "Emergency Edition".

De plus, vu le prix exorbitant des versions EE, on ne peut les considérer comme étant des CPU x86 grand public.

Le même constat s'applique aussi aux AMD Athlon FX, QuadFX, et autres vitrines technologiques.

[Illuminati]

En fait illu voulais dire que c'est le seul CPU ayant un cache L3 exclusif partagé entre les cores.

Ce n'est pas vraiment ce que je voulais dire...

En fait, j'ai répondu à cette question dans mon post précédent.

madcho -> Des K6 avais un cache L3 aussi si je me souviens bien, mais le fonctionnement était assez différent.

Au début, les K6 n'avaient même pas de cache L2, et ils avaient encore moins de cache L3...

Ou plus précisément, ils n'avaient pas de cache L3 "on-die", le cache L3 étant présent dans une seconde puce.

[Illuminati]

Illuminati tu dis qu'une meilleure densité du cache permet d'augmenter les performances du cache car il y a moins de chemin à parcourir pour les électrons, ce qui semble logique. Mais je me demande pourquoi AMD a-t-il été obligé d'augmenter la latence des caches pour la version 65 nm de son K8 ?

Je ne peux malheureusement pas répondre de façon sûre à cette question.

Ce que je peux dire par contre, c'est que la raison invoqué par AMD,

c-à-d prévoir l'augmentation de la taille du cache, n'est pas crédible.

[Neo_13]

Je ne vais pas faire un cour détaillé sur les type de caches, entre autre sur le modèle exclusif, qui est utilisé dans les athlons, je vous laisse faire de petites recherches par vous même google et wiki sont vos amis

C'est surtout que tu n'en serait pas vraiment capable...

Victim Buffer, ça existe déjà, mais pas come L3 d'un CPU...

[elcochino]

Des K6 avais un cache L3 aussi si je me souviens bien, mais le fonctionnement était assez différent.

En fait sa ne marchait qu'avec les K6-3 et K6-2+, ce si possédant un cache L2 on die contrairement au précédent K6, le cache L2 présent sur la carte mère était utilisé en tant que cache L3 tournant à 100Mhz.

Sa n'apportait rien en perfs j'éspère que le K10 pourrat tirer profit du L3.

[madcho]

Je ne vais pas faire un cour détaillé sur les type de caches, entre autre sur le modèle exclusif, qui est utilisé dans les athlons, je vous laisse faire de petites recherches par vous même google et wiki sont vos amis

C'est surtout que tu n'en serait pas vraiment capable...

Victim Buffer, ça existe déjà, mais pas come L3 d'un CPU...

Certes je ne connais pas bien soitec, et je les ai pas rencontré, mais le shéma "simplisime" du cache exclusif des athlon , n'a pas de secret pour moi.

Ce qui est suprenant c'est le nom qu'AMD a reservé à son cache L3, je me demande ou sera éjecté le contenu du L1 ... vu le nom du L3 ça semble logique que ce soit le L3.

C'est assez surprenant sachant que le victim buffer est principalement utiliser pour contrer les défauts du system eclusif, jusque là, le victim buffer atterrissait toujours dans le L2. D'ailleurs ce qui très intéressant c'est que les perfs en écriture du L3 doivent être supérieur ou égales aux perf en écriture du L2 pour être rentable. Le L3 sera donc cadencé à haute fréquence et serra très performant, et non pas un cache de nième niveau ultra lent, sinon il ne pourrais pas jouer ce rôle. D'ailleurs j'espère au passage que le victim buffer a été allongé car un peu court sur le K8.

Certes, je n'ai pas dans mon entourage des ingé de soitec, mais j'ai un mnimum de culture info, et je suis loin d'être un ignorant en architecture CPU.

[Neo_13]

Je ne vais pas faire un cour détaillé sur les type de caches, entre autre sur le modèle exclusif, qui est utilisé dans les athlons, je vous laisse faire de petites recherches par vous même google et wiki sont vos amis

C'est surtout que tu n'en serait pas vraiment capable...

Victim Buffer, ça existe déjà, mais pas come L3 d'un CPU...

Certes je ne connais pas bien soitec, et je les ai pas rencontré, mais le shéma "simplisime" du cache exclusif des athlon , n'a pas de secret pour moi.

Ce qui est suprenant c'est le nom qu'AMD a reservé à son cache L3, je me demande ou sera éjecté le contenu du L1 ... vu le nom du L3 ça semble logique que ce soit le L3.

C'est assez surprenant sachant que le victim buffer est principalement utiliser pour contrer les défauts du system eclusif, jusque là, le victim buffer atterrissait toujours dans le L2. D'ailleurs ce qui très intéressant c'est que les perfs en écriture du L3 doivent être supérieur ou égales aux perf en écriture du L2 pour être rentable. Le L3 sera donc cadencé à haute fréquence et serra très performant, et non pas un cache de nième niveau ultra lent, sinon il ne pourrais pas jouer ce rôle. D'ailleurs j'espère au passage que le victim buffer a été allongé car un peu court sur le K8.

Certes, je n'ai pas dans mon entourage des ingé de soitec, mais j'ai un mnimum de culture info, et je suis loin d'être un ignorant en architecture CPU.

simplissime et cpu ne vont pas ensemble

et les caches sont des organes très complexes, surtout dans ce qui va où et quand.

Les perfs du L3 seront supérieures au L2 ? Je crois pas, je crois qu'il est là pour ne pas trop démolir la latence du L2 en le faisant grossir (c'est pas facile de faire un gros cache avec une faible latence)... Moi la question que je me pose, c'est : le L3 aura-t-il des prefetcher ou sera-t-il uniquement une poubelle du L1 et L2 ?

[Malsa]

:modopleaze: pareil que dans la section Carte Graphique

Illuminati pourri déjà les commentaires de news avec ses posts pro AMD

il ne fait que ca , il fait simplement de la propagande a 2balles enrobé de tout plein d'argument

il ecrit de long post tout plein d'arguments bien orienté et il sera impossible d'avoir une discussion objective avec lui

d'autre INpactiens peuvent confirmer

je veux bien qu'illuminati ne soit pas toujours objectif mais il faut arreter de l'agresser dès que tu le vois quand meme

sinon ton article est très interressant , mais quand au fait qu'AMD conservera de l'avance j'ai bien peur que le penryn n'arrive trop tot pour lui

[RaphAstronome]

Euh... c'est quoi le victim buffer ? :accident:

[Illuminati]

Mais quand au fait qu'AMD conservera de l'avance j'ai bien peur que le penryn n'arrive trop tot pour lui

Le Penryn arrivera bien sûr avant le Shanghai d'AMD, là dessus on est d'accord.

Mais encore une fois, mon article parle de technologie de gravure.

Lorsque je dit qu'AMD est enfin parvenu à prendre de l'avance sur Intel, je parle

d'avance sur les techniques de gravure, pas d'avance en terme de performance.

(Attention, je ne dis pas que le K10 d'AMD sera moins performant que le Penryn !)

Pour la gravure en 45 nm, Intel serait parvenu à reprendre un peu d'avance sur AMD.

Une cellule mémoire gravée en 45 nm par Intel aurait une superficie de 0.346 µm²,

alors que la même cellule gravée par AMD nécessiterait une 0.370 µm² de surface.

Intel aurait donc une avance d'environ 7% sur la techno d'AMD en 45 nm.

J'ai mis ce dernier paragraphe au conditionnel car ces chiffres ne sont pas "officiels".

Et puis AMD a encore 6 mois pour revoir la structure de ses transistors, donc rien n'est encore sûr.

[Malsa]

Mais quand au fait qu'AMD conservera de l'avance j'ai bien peur que le penryn n'arrive trop tot pour lui

Le Penryn arrivera bien sûr avant le Shanghai d'AMD, là dessus on est d'accord.

Mais encore une fois, mon article parle de technologie de gravure.

Lorsque je dit qu'AMD est enfin parvenu à prendre de l'avance sur Intel, je parle

d'avance sur les techniques de gravure, pas d'avance en terme de performance.

(Attention, je ne dis pas que le K10 d'AMD sera moins performant que le Penryn !)

Bien sûr Il sera bien au dessus du Penryn je pense

J'ai mis ce dernier paragraphe au conditionnel car ces chiffres ne sont pas "officiels".

Et puis AMD a encore 6 mois pour revoir la structure de ses transistors, donc rien n'est encore sûr.

Ou pour le dépôt de bilan

[Illuminati]

Euh... c'est quoi le victim buffer ? :accident:

Ça n'a pas vraiment rapport avec mon article, mais je vais quand même te répondre.

Prenons par exemple l'Athlon d'AMD :

Ce processeur possède un cache L1 séparé en 2 parties de 64Ko (données / instructions),

et chacune de ces parties de caches est géré en mode associatif à 2 voies, mais comme

cette associativité est assez faible, les cache miss sont chose courante.

Afin de pallier en partie à ce défaut, l'Athlon possède un mécanisme appelé victim buffer,

qui n'est en fait qu'un petit cache de 512 octets, organisés en 8 entrées de 64 octets, et situé

entre le cache L1 et le cache L2.

Ce petit buffer contient les dernières lignes évincées du cache L1, ce qui permet d'y réaccéder

très rapidement depuis le cache L1, avec une pénalité de seulement 1 cycle, alors qu'il faut

prévoir 20 cycles si les lignes recherchées ne sont pas stockées dans le victim buffer mais dans le L2.

[Illuminati]

Et puis AMD a encore 6 mois pour revoir la structure de ses transistors, donc rien n'est encore sûr.

Ou pour le dépôt de bilan

Explique-moi comment AMD pourrait faire faillite alors...

• qu'il vient de rembourser 1/2 milliard de son emprunt pour l'achat d'ATI.
  
• qu'il a encore, même après ce reboursement, plus de 2 milliards de dollars en liquidité.
  
• qu'il prévoit réduire ses dépenses de 500 millions de dollars d'ici la fin de l'année.
  
• qu'il va bientôt mettre en vente les équipements de sa FAB30 pour plusieurs centaines de millions de dollars.
  
• qu'il prévoit vendre une partie, ou l'ensemble de ses parts de sa filiale Spansion.
  
• que ses nouveaux produits (R600 / K10) seront bientôt disponibles sur le marché.
  
• que Chartered vient de débuter la gravure des processeurs AMD en 65 nm au lieu de 90 nm.
  

[kyro]

il viennent de faire un emprunt de plus de 2 millaird de dollard et les resulat du dernier trimistre sont plutot mauvais !

Le beneficie net est en chute du a la marge petite que se fais AMD pour pouvoir aligner ses procos sur le prix des C2D !

[gallean]

tu semble oublier que, les amd ont un cache un poil plus rapide que le cache des intel

[Illuminati]

tu semble oublier que, les amd ont un cache un poil plus rapide que le cache des intel

Le but de mon article n'est pas de comparer les caches en fonction de leur rapidité.

Mais juste pour remettre les pendules à l'heure, voici un petit tableau que j'ai préparé :

De plus, il ne faut pas seulement se fier à la latence des caches pour savoir quelle architecture

est la plus performante, mais aussi des technologies implémentées par les concepteurs.

Par exemple, le Core 2 Duo d'Intel utilise différents prefetchs, ainsi que certaines techniques utilisées

par Intel et qui ne sont pas encore présente du côté d'AMD : Memory Disambiguation, Out Of Order execution, ...

Il y a aussi le degré d'associativité des caches qui jouent pour beaucoup dans les performances.

Et finalement, le débit de transfert des caches vers le core a une grande importance,

et sur ce point, Intel a une avance considérable sur AMD :

Calcul du débit du cache L1 avec ScienceMark 2.0 :

Athlon 64 (2.4 GHz) -> 27 745 Mo/s

C2D X6800 (2.93 GHz) -> 75 097 Mo/s (2.4 GHz -> 61 513 Mo/s)

À fréquence égale, le débit du cache L1 du C2D est donc de 2,2 fois supérieur à celui de l'Athlon.

Calcul du débit du cache L2 avec ScienceMark 2.0 :

Athlon 64 (2.4 GHz) -> 8 810 Mo/s

C2D X6800 (2.93 GHz) -> 24 594 Mo/s (2.4 GHz -> 20 145 Mo/s)

À fréquence égale, le débit du cache L2 du C2D est donc de 2,3 fois supérieur à celui de l'Athlon.

Conclusion: Pour ce qui est de la performance des caches, Intel est largement devant AMD.

[Malsa]

Et puis AMD a encore 6 mois pour revoir la structure de ses transistors, donc rien n'est encore sûr.

Ou pour le dépôt de bilan

Explique-moi comment AMD pourrait faire faillite alors...

• qu'il vient de rembourser 1/2 milliard de son emprunt pour l'achat d'ATI.
  
• qu'il a encore, même après ce reboursement, plus de 2 milliards de dollars en liquidité.
  
• qu'il prévoit réduire ses dépenses de 500 millions de dollars d'ici la fin de l'année.
  
• qu'il va bientôt mettre en vente les équipements de sa FAB30 pour plusieurs centaines de millions de dollars.
  
• qu'il prévoit vendre une partie, ou l'ensemble de ses parts de sa filiale Spansion.
  
• que ses nouveaux produits (R600 / K10) seront bientôt disponibles sur le marché.
  
• que Chartered vient de débuter la gravure des processeurs AMD en 65 nm au lieu de 90 nm.
  

Quels sont ces équipements FAB30 ? je n'en ai jamais entendu parlé... Sinon je pense qu'AMD sert la ceinture et ce n'est pas par plaisir qu'il vend ses parts de Spansion par exemple

Sinon une question, tu compare un A64 à un X6800, les C2D ne faisant pas parti de la gamme extrême ont-ils les mêmes caractéristiques ? Si oui tu ferais mieux de mettre un C2D "Classique" car ca discrédite ton caclul de comparer les série extrêmes aux série grand public...

[Illuminati]

Quels sont ces équipements FAB30 ? je n'en ai jamais entendu parlé...

Sinon je pense qu'AMD sert la ceinture et ce n'est pas par plaisir qu'il vend ses parts de Spansion par exemple

AMD transforme la FAB30 en FAB38 et change ses machines en 200 mm pour des machines en 300 mm.

Alors AMD a mis en vente ses "vieilles" machine, ce qui devrait lui rapporter un peu plus de 250 millions.

Spansion est déficitaire -> Reuters.   

Sinon une question, tu compare un A64 à un X6800, les C2D ne faisant pas parti de la gamme extrême ont-ils les mêmes caractéristiques ? Si oui tu ferais mieux de mettre un C2D "Classique" car ca discrédite ton caclul de comparer les série extrêmes aux série grand public...

Ce sont les mêmes processeurs, seule la fréquence change, donc ça ne "discrédite" pas mes calculs.

Et puis, j'ai ajusté la fréquence du C2D à 2.4 GHz afin de comparer les 2 CPU à fréquence égale.

[Neo_13]

Sinon une question, tu compare un A64 à un X6800, les C2D ne faisant pas parti de la gamme extrême ont-ils les mêmes caractéristiques ? Si oui tu ferais mieux de mettre un C2D "Classique" car ca discrédite ton caclul de comparer les série extrêmes aux série grand public...

Et quelles pourrait être les différences au niveau des caches ???? Vu qu'ils font la même taille avec la même latence et la même fréquence ???

[Malsa]

Sinon une question, tu compare un A64 à un X6800, les C2D ne faisant pas parti de la gamme extrême ont-ils les mêmes caractéristiques ? Si oui tu ferais mieux de mettre un C2D "Classique" car ca discrédite ton caclul de comparer les série extrêmes aux série grand public...

Et quelles pourrait être les différences au niveau des caches ???? Vu qu'ils font la même taille avec la même latence et la même fréquence ???

excusez moi messieurs hein^^ je voulais vexer personne, je n'y connais rien en la famille des conroe (si cumbas pouvait poster il m'aurait déjà vanné cent fois ^^). Alors je me disais qu'il pouvait y avoir une difference entre les séries "extreme" et les autres... Je ne vois pas en quoi c'est un raisonnement étonnant

[X-System]

Le P4 EE n'est en fait qu'un Intel Xeon MP renommé.

Intel a sortit une version EE de ses processeurs afin d'essayer de voler

la vedette à AMD, tout juste une semaine avant la sortie de son Athlon 64.

Le premier AMD Athlon 64 FX était la base d'AMD Opteron... Donc Intel faisait la même chose pour son Intel Pentium 4 Extreme Edition qui est la base d'Intel Xeon.

[Illuminati]

X-System, tu aurais pu citer mon post en entier car à la dernière ligne on peut lire :

Le même constat s'applique aussi aux AMD Athlon FX, QuadFX, et autres vitrines technologiques.

[madcho]

tu semble oublier que, les amd ont un cache un poil plus rapide que le cache des intel

Le but de mon article n'est pas de comparer les caches en fonction de leur rapidité.

Mais juste pour remettre les pendules à l'heure, voici un petit tableau que j'ai préparé :

De plus, il ne faut pas seulement se fier à la latence des caches pour savoir quelle architecture

est la plus performante, mais aussi des technologies implémentées par les concepteurs.

Par exemple, le Core 2 Duo d'Intel utilise différents prefetchs, ainsi que certaines techniques utilisées

par Intel et qui ne sont pas encore présente du côté d'AMD : Memory Disambiguation, Out Of Order execution, ...

...

Le OOO n'est pas inexistant sur les K8, , il est juste complètement à la ramasse par rapport au C2D. Sur le K10 il devrais être 10 fois plus important, et autant plus efficace. AMD a consacré pas mal de transistors dessus, alors qu'avant AMD avait préféré delaissé le OOO au profit d'une puce plus petite et donc moins chère.

[Illuminati]

Le OOO n'est pas inexistant sur les K8, , il est juste complètement à la ramasse par rapport au C2D. Sur le K10 il devrais être 10 fois plus important, et autant plus efficace. AMD a consacré pas mal de transistors dessus, alors qu'avant AMD avait préféré delaissé le OOO au profit d'une puce plus petite et donc moins chère.

Il est vrai que le K8 utilise le OOO mais je pense qu'il est implémenté seulement dans le FPU.

Si tu trouves une source qui indique que le pipeline principal utilise aussi le OOO, fais-moi signe.

AVIS À TOUT LE MONDE: Vous seriez très gentils si vous indiquiez vos sources.