Comparaison des caches CPU, Intel vs AMD.

[Illuminati]

Bonjour et bienvenu dans mon acticle sur les caches des CPU !

( Dernière modifications : Vendredi, le 18 mars 2008 )

( Dernière section ajoutée : Recherchez -> Section ajoutée le 14 mars 2008 )

J'ai essayé de simplifier au maximum mes explications afin d'être compris par le plus grand nombre de personnes.

Ceci étant dit, je vous laisse lire cet article tranquillement, en espérant que vous l'aimerez.

-~-~ Introduction ~-~-

 

Bien des gens (g33k5) se sont un jour posé la question suivante:

"Pourquoi AMD conçoit toujours des CPU ayant des caches plus petits que ceux d'Intel ?"

À ce genre de question, on obtient des réponses toutes différentes les unes des autres:

1. C'est parce que l'archi d'AMD n'a presque pas besoin de cache.

2. C'est parce qu'AMD n'a pas la capacité de production nécessaire pour sortir une puce plus grosse.

3. C'est parce qu'AMD essait de vendre ses CPU moins cher que son concurrent.

4. Ajoutez la réponse de votre cru.

Bien que toutes ses réponses soit correctes, il en existe une autre qui explique le pourquoi du comment.

La raison principale qui force AMD à réduire au maximum la quantité de cache dans ses CPU, c'est qu'il ne

possède pas la technologie nécessaire pour graver des transistors aussi petits et rapprochés que ceux d'Intel.

En fait, AMD a un retard considérable sur le Géant Bleu, et ce depuis de nombreuses années.

Voici un exemple qui vous permettra de mieux comprendre le retard d'AMD en la matière:

-~-~ Gravure en 130 nm ~-~-

Intel Pentium M (Banias)

Taille du die : 82.8 mm2

Taille du core : 39.0 mm2

Taille du cache L2 : 29.0 mm2 (1 Mo)

Superficie par Mo de cache L2 : 29.0 mm2

AMD Opteron (SledgeHammer)

Taille du die : 194.0 mm2

Taille du core : 55.0 mm2

Taille du cache L2 : 68.5 mm2 (1 Mo)

Superficie par Mo de cache L2 : 68.5 mm2

       NOTE: Les photos des die ne sont évidemment pas à l'échelle.

Que pouvons-nous tirer de ces chiffres ?

Le type de transistors utilisés par AMD sont à des années-lumière derrière ceux utilisés par Intel.

En fait, dans l'espace utilisé par AMD pour graver 1 Mo de cache L2, Intel pouvait graver 2.36 Mo !

On a pratiquement l'impression que les transitors utilisés par AMD sont encore gravés en 180 nm.

Voyons voir si AMD a réussi à améliorer sa gravure lors du passage en 90 nm...

-~-~ Gravure en 90 nm ~-~-

Intel Pentium M (Dothan)

Taille du die : 87.7 mm2

Taille du core : 28.0 mm2

Taille du cache L2 : 39.0 mm2 (2 Mo)

Superficie par Mo de cache L2 : 19.5 mm2

AMD Athlon 64 (Windsor)

Taille du die : 220.0 mm2

Taille du core : 31.0 mm2

Taille du cache L2 : 35.0 mm2 (1 Mo)

Superficie par Mo de cache L2 : 35.0 mm2

On peut déja constater qu'AMD est parvenu à améliorer, de façon notable, la gravure de son cache L2.

Alors qu'en 130 nm AMD gravait 2.36 fois moins de transistor qu'Intel sur une même surface,

on voit qu'en 90 nm, l'écart s'est réduit à 1.79, mais toujours à l'avantage d'Intel.

Passons maintenant à la gravure en 65 nm, celle qui est utilisée en ce moment même...

-~-~ Gravure en 65 nm ~-~-

Intel C2D E6600 (Conroe)

Taille du die : 143 mm2

Taille du core : 31.5 mm2

Taille du cache L2 : 49.6 mm2 (2 x 2 Mo -> 4 Mo)

Superficie par Mo de cache L2 : 12.4 mm2

AMD Athlon 64 X2 (Brisbane)

Taille du die : 126 mm2

Taille du core : 20.8 mm2

Taille du cache L2 : 18.5 mm2 (2 x 512 Ko -> 1 Mo)

Superficie par Mo de cache L2 : 18.5 mm2

Aujourd'hui, AMD a considérablement réduit l'écart qui le sépare d'Intel.

Pour une même surface AMD parvient à graver 1.49 fois moins de transistors qu'Intel.

Même si ce n'est pas la panacé, c'est bien mieux que tout ce qu'avait fait AMD précédemment.

-~-~ Analyse des résultats en 65 nm ~-~-

Comme la gravure en 65 nm est celle qui nous touche le plus en ce moment,

je vais commenter un peu plus les résultats que je viens de vous dévoiler.

Comment ce fait-il que pour une même superficie et pour une même technique de gravure,

on puisse voir une telle différence entre le cache du X2 d'AMD et celui du Core 2 Duo d'Intel ?

Réponse: C'est que les Brisbane utilisent les mêmes transistors que les Manchester en 90nm !

Bien sûr, je ne m'attend pas à ce que vous me croyiez sur parole, alors j'ai fais quelques calculs mathématiques :

Calcul de la superficie du cache L2 : 18.5 mm2 (X2) / 12.4 mm2 (C2D) --> 49% de différence.

Calcul de la gravure en nanomètre : (65 x 65 = 4225) / (90 x 90 = 8100) --> 52% de différence.

On constate que la différence de superficie est ~ à la différence de gravure entre le 90 nm et le 65 nm.

On peut donc conclure que le cache L2 des X2 en 65nm est composé des même transistors utilisés pour le 90nm.

Cela explique aussi le fait que le die shrink du X2 90 nm -> X2 65 nm n'a réduit la taille du die que de 50%.

-~-~ Résumé des chiffres précédents ~-~-

Bon, maintenant que cela est dit... devons-nous croire qu'Intel aura toujours une longueur d'avance sur AMD ?

Je vais faire un résumé des chiffres que nous avons vu jusqu'à présent :

130 nm -> AMD utilisait une superficie 2.36 fois plus grande qu'Intel pour graver un cache de taille identique.

90 nm   -> AMD utilisait une superficie 1.79 fois plus grande qu'Intel pour graver un cache de taille identique.

65 nm   -> AMD utilise une superficie 1.49 fois plus grande qu'Intel pour graver un cache de taille identique.

Voici un graphique illustrant la superficie (mm²) nécessaire pour contenir 1 Mo de cache L2.

On peut facilement constater qu'à chaque changement de technique de gravure,

AMD parvient à réduire l'écart technologique qui le sépare de son concurrent...

Mais est-ce qu'Intel va réussir à rester devant AMD encore longtemps ?

Intel qui dispose de moyens incommensurables devrait sans aucun doute

maintenir son avance sur AMD qui est très loin de pouvoir se battre à arme égale.

C'est ce qu'on serait tenté de croire... mais c'est ici qu'une surprise de taille vous attends !!!

-~-~ La petite surprise qui annonce de grands bouleversements ~-~-

La petite surprise c'est qu'AMD, grâce a son partenariat avec IBM, a développé de nouveaux

transistors à la fine pointe de la technologie et a commencé à utiliser de nouvelles technologies de gravure.

Premièrement, il y a l'utilisation du bon vieux SOI. Le SOI ou Silicon On Insulator est une technique

qui consiste à déposer une couche de dioxyde de silicium sur le wafer afin de d'isoler les transistors qui

seront gravés à sa surface. Le SOI permet de réduire la charge électrique des transistors ce qui permet

d'abaisser la tension nécessaire pour faire fonctionner le cache et l'ensemble du processeur.

En abaissant la charge électrique des transistors, cela permet de réduire les effets de parasitages entre

les transistors. Donc, cela permet par la même occasion de rapprocher les transistors les uns des autres !

Vous devez commencer à voir où je veux en venir...

Deuxièmement, il y a l'utilisation du Strained Silicon, ou plus précisément le Dual Stress Liner.

Le DSL permet d'éloigner ou de rapprocher les atomes de silicium selon le type de transistors désiré.

Dans le cas des nMOS, on éloigne les atomes, et dans le cas de pMOS on les rapprochent.

Troisièmement, AMD utilise le SMT ou Stress Memorization Technology afin d'améliorer les transistors négatifs.

Quatrièmement, on a une nouveauté, ou presque, puisque cette technique a été testée sur les derniers Athlon FX.

Je parle bien sûr des dernières révisions F3 des Athlon FX ainsi que sur certains Athlon X2 5600+ et X2 6000+.

Cette nouvelle technique, c'est l'utilisation du SiGe ou Silicon Germanium pour améliorer les transistors positifs.

Bon, c'est bien beau tout ça, mais qu'est ce que ça donne dans la vraie vie ?

-~-~ Que nous réserve le Barcelona d'AMD ? ~-~-

La nouvelle architecture d'AMD, le Barcelona ou K10 pour les intimes, utilise toutes ses nouvelles

techniques de gravure, et on peut constater qu'une fois combinées, ces techniques font des merveilles !

Intel C2D E6600 (Conroe)

Taille du die : 143 mm2

Taille du core : 31.5 mm2

Taille du cache L2 : 49.6 mm2 (2 x 2 Mo -> 4 Mo)

Superficie par Mo de cache L2 : 12.4 mm2

AMD Athlon 64 X2 (Brisbane)

Taille du die : 126 mm2

Taille du core : 20.8 mm2

Taille du cache L2 : 18.5 mm2 (2 x 512 Ko -> 1 Mo)

Superficie par Mo de cache L2 : 18.5 mm2

AMD K10 Quad-Core (Barcelona/Agena)

Taille du die : 283 mm2

Taille du core : 25.5 mm2

Taille du cache L2 : 24.2 mm2 (4 x 512 Ko -> 2 Mo)

Superficie par Mo de cache L2 : 12.1 mm2

Taille du cache L3 : 22.4 mm2 (2 Mo)

Superficie par Mo de cache L3 : 11.2 mm2

Ces 3 CPU sont tous gravés en 65 nm et ce qui frappe en premier, c'est la différence entre le Brisbane et le K10.

On constate aussi qu'en utilisant la même finesse de gravure, AMD est parvenu à dépasser la technologie d'Intel !

Reprenons le premier tableau en y ajoutant les informations relatives au cache L2 et L3 du K10/Barcelona.

On voit maintenant que la combinaison du SOI, du DSL, du SMT et du SiGe permet de rapprocher les transistors

très près les uns des autres tout en conservant des signaux clairs et sans interférences.

Le fait de rapprocher autant les transistors permet aussi d'accélérer la vitesse du cache car la distance

que doit parcourir un électron pour aller d'un point 'A' à un point 'B' est fortement réduite.

Afin de profiter au maximum de son nouveau cache, AMD est parvenu à doubler la vitesse d'accès au cache L2 par

rapport à celle du Brisbane. Je n'ai malheureusement pas les chiffres en ce qui concerne le cache L3, mais de toute

façon, je n'aurais pas pu les comparer puisque le K10 est le premier CPU x86 grand public à être doté d'un cache L3.

Mais selon certaines informations, la latence du cache L2 du K10 serait inférieure de 45% par rapport à celle du C2D.

Maintenant qu'AMD a dépassé Intel, attendez-vous à ce qu'il augmente le cache L3 de ses processeurs,

pas de façon incroyable, mais juste ce qu'il faut afin de conserver l'avantage sur son concurrent de toujours.

En réalité, AMD a déja ajouté 4 Mo de cache L3 supplémentaire à son futur Shanghai, le successeur du K10.

Le Shanghai sera gravé en 45 nm, tout comme le Montreal, qui sera formé de 2 Shanghai, pour un total

de 8 cores et 17 Mo de cache L1 à L3. Et avant que j'oublie de le préciser, le Shanghai est déja tape-out...

Dernier point, soulevé par Neo_13, le SOI permet aussi de faire appel à la Z-RAM, Z-RAM2 et TTRAM, alors que

l'utilisation de silicium standard par Intel fait en sorte que ce dernier ne pourra pas profiter des nombreux

avantages qu'offrent ces nouveaux type de mémoire. Intel devrait un jour ou l'autre imiter AMD et utiliser le SOI.

-~-~ La réplique d'Intel pour faire face au Barcelona, le Penryn. ~-~-

Le futur est à nos portes et ce futur c'est la gravure en 45 nm.

Intel sera, comme toujours, le premier à nous offrir un processeur gravé en 45 nm, le Penryn.

Voici d'abord les informations de base de ce nouveau processeur :

Intel C2D (Penryn)

Taille du die : 107 mm2

Taille du core : 22.0 mm2

Taille du cache L2 : 36.0 mm2 (6 x 1 Mo -> 6 Mo)

Superficie par Mo de cache L2 : 6.0 mm2

Ce que l'on sait à propos du Penryn, c'est qu'il est constitué de 410 millions de transistors.

Quant à la version quad-core, elle est composée de 2 Penryn juxtaposés et du double de transistors.

Ce que l'on ne sait pas, c'est que pour la première fois depuis bien des années, Intel est parvenu à

atteindre la perfection en ce qui a trait à la réduction de la superficie occupée par 1 Mo de cache L2.

Ce qui m'ammène à vous parler du die-shrink en tant que tel...

-~-~ Die-shrink = Réduction de moitié de la taille du die ? ~-~-

Jusqu'à présent, lors d'un changement de finesse de gravure, Intel ne parvenait pas à réduire

la superficie occupée par 1 Mo de cache de façon optimale. Ce que je veux dire par là, c'est que si on

passe d'une gravure en 90 nm à une gravure en 65 nm, la surface totale d'un die devrait logiquement

être réduite de moitié, ou plus précisément, de 48% à 52%.

Exemple #1 - Passage du 90 nm au 65 nm chez Intel :

(65 x 65 = 4225) / (90 x 90 = 8100) --> 52% de réduction de la taille du die.

Intel Pentium M (Dothan / 90 nm) : Superficie par Mo de cache L2 : 19.5 mm2

Intel C2D E6600 (Conroe / 65 nm) : Superficie par Mo de cache L2 : 12.4 mm2

Une réduction optimale de la superficie du cache serait de 52%.

Voyons voir ce qu'en disent les chiffres : 19.5 mm2 x 52% = 10.14 mm2.

Un shrink optimal se serait traduit par une superficie de 10.14 mm2 par Mo de cache.

Différence entre la taille du cache obtenue et la valeur optimale : 12.4 / 10.14 = 1.223.

Intel a donc produit un cache d'une superficie 22.3% plus grande que la taille optimale.

Exemple #2 - Passage du 90 nm au 65 nm chez AMD :

AMD Athlon 64 (Windsor / 90 nm) : Superficie par Mo de cache L2 : 35.0 mm2

AMD Athlon 64 X2 (Brisbane / 65 nm) : Superficie par Mo de cache L2 : 18.5 mm2

On a vu précédemment que la réduction optimale de la superficie du cache est de 52%.

Voyons voir ce qu'en disent les chiffres : 35.0 mm2 x 52% = 18.2 mm2.

Un shrink optimal se serait traduit par une superficie de 18.2 mm2 par Mo de cache.

Différence entre la taille du cache obtenue et la valeur optimale : 18.5 / 18.2 = 1,016.

AMD a donc produit un cache d'une superficie 1.6% plus grande que la taille optimale.

Il est clair que pour le passage du 90 nm au 65 nm AMD a presque atteint la perfection.

Quant aux résultats d'Intel, on ne peut pas dire qu'ils soient renversants...

Les choses ont-elles changé avec le Penryn ?

Exemple #3 - Passage du 65 nm au 45 nm chez Intel :

Comme je l'ai dit à la fin de la section précédente, Intel a fait du très bon boulot avec son Penryn.

En fait, avec le passage du 65 nm au 45 nm, Intel a réussi à réduire son cache de manière optimale.

(45 x 45 = 2025) / (65 x 65 = 4225) --> 48% de réduction de la taille du die.

Intel C2D E6600 (Conroe / 65 nm) : Superficie par Mo de cache L2 : 12.4 mm2

Intel C2D (Penryn / 45 nm) : Superficie par Mo de cache L2 : 6.0 mm2

Une réduction optimale de la superficie du cache serait de 48%.

Voyons voir ce qu'en disent les chiffres : 12.4 mm2 x 48% = 5.95 mm2.

Un shrink optimal se serait traduit par une superficie de 5.95 mm2 par Mo de cache.

Différence entre la taille du cache obtenue et la valeur optimale : 6.0 / 5.95 = 1.008.

Intel a donc produit un cache d'une superficie 0.8% plus petite que la taille optimale.

Comme je l'ai dit précédemment, Intel a fait un travail remarquable.

Mais il y a bien plus étonnant... lorsqu'on regarde du côté d'AMD.

Exemple #4 - Passage du 90 nm au 65 nm chez AMD :

AMD Athlon 64 (Windsor / 90 nm) : Superficie par Mo de cache L2 : 35.0 mm2

AMD K10 Quad-Core (Barcelona/Agena, 65 nm) : Superficie par Mo de cache L2 : 12.1 mm2

AMD K10 Quad-Core (Barcelona/Agena, 65 nm) : Superficie par Mo de cache L3 : 11.2 mm2

On sait déja que la réduction optimale de la superficie du cache est de 52%.

On sait aussi qu'un shrink optimal d'un Mo de cache L2 équivaut à une superficie de 18.2 mm2.

Voici la différence entre la taille du cache obtenue et la valeur optimale : 18.2 / 12.1 = 1,504.

AMD a donc produit un cache L2 d'une superficie 50.4% plus petite que la taille optimale !

Mais ce n'est pas tout car il a aussi produit un cache L3 62.5% plus petit que la taille optimale !

Il n'y a qu'une seule explication possible pour expliquer ces chiffres étonnants.

C'est qu'AMD utilise des transistors d'un type nouveau, tant pour son cache L2 que pour son cache L3.

Que peut-on en conclure ?

On sait maintenant que les nouveaux transistors du K10 sont beaucoup plus petit que ceux des Athlon actuels.

Mais la question qu'il faut se poser c'est : "Qu'en est-il de la vitesse de ces nouveaux transistors ?".

En ce moment, le taux de transfert du cache L2 du C2D est 2.2 fois supérieur au cache des Athlons.

La vitesse des caches, est donc le seul point faible des processeurs AMD actuels.

Les nouveaux transistors du K10 permettront-ils à AMD de lutter à arme égale avec Intel ?

Pour l'instant il est impossible de répondre par l'affirmative à cette importante question.

Tout ce que l'on peut faire, c'est attendre les résultats des premiers benchs techniques...

-~-~ Gravure en 45 nm / Section ajoutée le 14 mars 2008 ~-~-

Intel Nehalem Quad Core (Bloomfield)

Taille du die : 246 mm2

Taille du core : 24.4 mm2

Taille du cache L2 : 7.1 mm2 (4 x 256 Ko -> 1 Mo)

Superficie par Mo de cache L2 : 7.1 mm2

Taille du cache L3 : 45.6 mm2 (4 x 2 Mo -> 8 Mo)

Superficie par Mo de cache L3 : 5.7 mm2

AMD Opteron (Shanghaï)

Taille du die : 243 mm2

Taille du core : 15.3 mm2

Taille du cache L2 : 15.0 mm2 (4 x 512 Ko -> 2 Mo)

Superficie par Mo de cache L2 : 7.5 mm2

Taille du cache L3 : 45.0 mm2 (2 x 3 Mo -> 6 Mo)

Superficie par Mo de cache L3 : 7.5 mm2

La première chose qui saute aux yeux lorsqu'on regarde le Nehalem et le Shanghaï,

c'est la similitude de leur taille respective. Et on pourait dire que la similitude ne s'arrête

pas là, bien au contraire, car ces deux processeurs sont pratiquement des clones !

Nombre de transistors :

Nehalem -> 731 millions

Shanghaï -> 700 millions

Taille du die :

Nehalem -> 246mm²

Shanghaï -> 243 mm²

Taille des caches L1, L2 et L3 :

Nehalem -> 256 Ko + 1 Mo + 8 Mo = 9.256 Mo *

Shanghaï -> 512 Ko + 2 Mo + 6 Mo = 8.512 Mo

    * Les caches d'Intel étant inclusifs, cela réduit la capacité totale des caches du Nehalem.

       En effet, les données du cache L1 se retrouvent dans le cache L2, ce qui ne lui laisse que 768 Ko

       de données utiles. La même chose est valide pour le cache L3 qui contient une copie du cache L2,

       ce qui ne lui laisse que 7 Mo d'espace utile. Autrement dit, lorsqu'on regarde la capacité réelle des

       cache L1, L2 et L3 du Nehalem, on se retrouve avec 8 Mo de données, soit moins que le Shanghaï.

Autres similitudes, ces 2 processeurs incorporent chacun un contrôleur mémoire,

et plusieurs bus d'interconnexion : QuickPath pour Intel et HyperTransport pour AMD.

En ce qui concerne le sujet de cet article, soit les caches, on peut remarquer plusieurs choses :

La densité des cache L2 est pratiquement la même : 7.1 mm2 pour Intel vs 7.5 mm2 pour AMD.

On peut donc s'attendre à des latences semblables, avec un petit avantage pour Intel.

Par contre, ce n'est pas le cas du cache L3 : 5.7 mm2 pour Intel vs 7.5 mm2 pour AMD.

La seule explication possible, c'est qu'AMD utilise le même type de SRAM pour le cache L2 et L3.

Dans le cas du Nehalem, Intel a choisi d'implémenter un type de SRAM différent et plus dense.

Ce choix semble indiquer que le L3 du Nehalem sera beaucoup plus rapide que celui du Shanghaï.

On en aura la confirmation cet automne.

Autres constatations :

La plus grosse différence vient de la taille des cores eux-même, en excluant les caches L2 et L3.

On peut voir qu'un core du Nehalem est 85% plus grand que celui du Shanghaï.

Le retour de l'HyperThreading chez Intel peut en parti expliquer cette différence de taille.

L'autre raison est fort simple, un core du Nehalem peut décoder 4 instructions simultanément,

tandis qu'un des core du Shanghaï ne peut en décoder que 3, ce qui nécessite moins de circuits logiques.

Maintenant que le Nehalem intègre le contrôleur mémoire, on pourra plus facilement, et plus

précisément comparer leur consommation électrique et leur température de fonctionnement.

Beaucoup d'inconnus demeurent quant aux différentes version du Nehalem.

On sait déja qu'il y aura 3 types de sockets et 2 types de processeurs.

Le socket pour portable, celui pour desktop et celui pour les serveurs.

Quand au type de processeurs, il y aura ceux avec et ceux sans IGP.

On parle même de versions dont l'IMC (Contrôleur Mémoire Intégré) serait

déactivé et nécessiterait alors un chipset intégrant le contrôleur mémoire.

Encore une fois, il faudra attendre la fin de l'été pour en avoir la confirmation.

-~-~ Le mot de la fin ~-~-

Voilà ce qui met fin à mon "petit" cours sur les caches des processeurs AMD et Intel.

J'espère que vous avez apprécier mon article et que vous avez appris de nouvelles choses.

Je compte mettre à jour mon article au fur et à mesure que j'obtiendrai de nouvelles informations.

Au revoir et à bientôt !

  Illuminati

 

[Amour]

la comparaison de la taille des DIE est très mauvaise...

Vous comparez un CPU pour portables et pour AMD un cpu pour Fixe

[RaphAstronome]

Pas mal mais même remarque qu'Amour.

Sinon "la distance que doit parcourir un atome pour aller d'un point 'A' à un point 'B' est fortement réduite."

T'est sur que ce sont des atomes qui ce déplacent ?

C'est des charges électriques.

[Illuminati]

Amour -> la comparaison de la taille des DIE est très mauvaise...

Vous comparez un CPU pour portables et pour AMD un cpu pour Fixe

RaphAstronome -> Pas mal mais même remarque qu'Amour.

J'ai pas fait une "très mauvaise" comparaison...

Un Merom T7xxx ou un Core 2 Duo E6xxx c'est exactement le même processeur.

Tout ce qui change c'est la fréquence du core, le FSB et le type de socket.

En plus, le but de cet article n'est pas de comparer la puissance des processeurs, mais bien la taille des caches.

Donc, que j'ai choisi un Merom T7200 ou un Core 2 Extreme X6800, ça ne change pas les chiffres.

Mais pour ne pas trop "mélanger" les lecteurs, je vais changer 'Merom' pour 'C2D E6600' dans le texte.

RaphAstronome -> Sinon "la distance que doit parcourir un atome pour aller d'un point 'A' à un point 'B' est fortement réduite."

T'est sur que ce sont des atomes qui ce déplacent ?

C'est des charges électriques.

Merci, c'est maintenant corrigé.

Il fallait bien sûr lire 'électron' au lieu de 'atome'.

[Mopral]

Taille du cache L2 : 68.5 mm2 (1 Mo)

Superficie par Mo de cache L2 : 35.0 mm2

J'arrive pas à comprendre ce calcul pour AMD dans la catégorie "gravure à 90nm"...

La première ligne indique 68.5mm² en taille du cache L2 pour 1Mo alors comment arrive-tu à 35mm² en superficie par Mo???

Si je ne me trompe pas les 2 lignes devraient logiquement indiquer la même surface...

[Illuminati]

Taille du cache L2 : 68.5 mm2 (1 Mo)

Superficie par Mo de cache L2 : 35.0 mm2

J'arrive pas à comprendre ce calcul pour AMD dans la catégorie "gravure à 90nm"...

La première ligne indique 68.5mm² en taille du cache L2 pour 1Mo alors comment arrive-tu à 35mm² en superficie par Mo???

Si je ne me trompe pas les 2 lignes devraient logiquement indiquer la même surface...

On appelle ça une erreur de 'copier-coller'.

C'est une donnée qui provient du "Opteron (SledgeHammer)" juste au dessus.

J'ai simplement oublié de modifier cette valeur après le "copier-coller".

[Mopral]

On appelle ça une erreur de 'copier-coller'.

C'est une donnée qui provient du "Opteron (SledgeHammer)" juste au dessus.

J'ai simplement oublié de modifier cette valeur après le "copier-coller".

C'est pas sérieux!!!

Non je rigole c'est un très bon dossier...

A propos de la fin de ton dossier c'est vrai que le K10 va aider AMD au niveau de la superficie du cache...

Mais il reste une inconnue: Intel va-t-il ou non encore améliorer sa gravure actuelle???

Si Intel ne change rien alors AMD prendra de l'avance mais si intel change sa technique de gravure (ou autrechose je ne m'y connais pas de trop) alors AMD serait à nouveau en retard

Finalement, l'avance que tu annonce pour le K10 n'est pour moi qu'à prendre au conditionnel...

[Neo_13]

Déjà on dit pas silicon in french, but silicium (détail, on est d'accord)

le K10 n'est pas le premier x86 avec L3, il y a eu des xeons auparavant

les atomes ne se déplacent pas dans un cpu

certains cpu pour portables intel sont gravés "plus gros" (en fait plus espacé, d'un pouillème) pour économiser l'énergie, donc je serais pas aussi affirmatif que toi dans l'identicité de la taille du cache... maintenant, je n'ai pas non plus de certitude du contraire.

Sinon, bon article dans l'ensemble

sinon la zram va beaucoup aider s'ils y recourent, en termes de surface occupée (densité x5 à 6)

[madcho]

C'est sympa, pleins d'infos intéressantes sur la densité du cache au fil des niveau de gravure ainsi qu'une comparaison chez intel, C'est un très bon topic.

Par contre, c'est dommage que tu n'as pas d'info sur le mode de fonctionnement des caches du K10, pour le moment certains détails sont encore flou .

Sinon pour le MCM du montreal, tu n'aurais pas d'info pour la vitesse inter cpu ?. Je me demande combien de liens hypertransport seront dédié à la connection et quelle serra la vitesse totale de transfère

[Illuminati]

Neo_13, je pense que tu vas être content.

J'ai changé le mot 'silicon' pour 'silicium' à un seul endroit.

J'ai laissé le mot en anglais lorsque le contexte était en anglais.

Il est vrai que les Xeons DP et MP offrent du cache L3, alors j'ai rectifié l'article en disant

que le K10 sera le 1er CPU x86 grand public (Agena / Kuma) à offrir un cache de niveau 3.

J'avais déja changé le mot 'atome' pour 'électron'.

J'ai voulu écrire un article simple, compréhensible par tout le monde.

Je n'ai pas envie de donner un cours de physique, ce n'est pas le but de l'article.

J'ai ajouté la Z-RAM et la TTRAM, bien qu'au départ j'avais décidé de laisser ça de côté

puisque ces nouveaux types de mémoire ne seront pas utilisés sur le prochain K10.

De plus, j'ai ajouté de nouvelles images afin d'égayer un peu mon article. :yaisse:

madcho, je vais pas pourrir mon topic en discutant de choses qui n'ont pas de rapport avec la taille des cache.

[Neo_13]

Pour ce qui est du SOI, j'ai vu passer des prototypes beaucoup plus prometteur que le SOI actuel, suffisement pour entendre parler d'un client de plus pour SOITEC...

Le SOI actuel permet la ZRAM, le reste, ce ne sont que des optimisations coûteuses. Retarder autant que faire se peut le recours au SOI est une stratégie valable, à mon avis. Intel a eu les moyens d'attendre, AMD pas... De toutes façons tout le monde y viendra.

[paulez]

Illuminati tu dis qu'une meilleure densité du cache permet d'augmenter les performances du cache car il y a moins de chemin à parcourir pour les électrons, ce qui semble logique. Mais je me demande pourquoi AMD a-t-il été obligé d'augmenter la latence des caches pour la version 65 nm de son K8 ?

[madcho]

Pour ce qui est du SOI, j'ai vu passer des prototypes beaucoup plus prometteur que le SOI actuel, suffisement pour entendre parler d'un client de plus pour SOITEC...

Le SOI actuel permet la ZRAM, le reste, ce ne sont que des optimisations coûteuses. Retarder autant que faire se peut le recours au SOI est une stratégie valable, à mon avis. Intel a eu les moyens d'attendre, AMD pas... De toutes façons tout le monde y viendra.

Tu bosses pour soitec ?

[typhoon006]

pareil que dans la section Carte Graphique

Illuminati pourri déjà les commentaires de news avec ses posts pro AMD

il ne fait que ca , il fait simplement de la propagande a 2balles enrobé de tout plein d'argument

il ecrit de long post tout plein d'arguments bien orienté et il sera impossible d'avoir une discussion objective avec lui

d'autre INpactiens peuvent confirmer

[Ryuuku]

Je voulais juste rectifier un détail, les Conroe ne possèdent pas 2x2Mo de cache L2 mais 1x4Mo

[Neo_13]

Pour ce qui est du SOI, j'ai vu passer des prototypes beaucoup plus prometteur que le SOI actuel, suffisement pour entendre parler d'un client de plus pour SOITEC...

Le SOI actuel permet la ZRAM, le reste, ce ne sont que des optimisations coûteuses. Retarder autant que faire se peut le recours au SOI est une stratégie valable, à mon avis. Intel a eu les moyens d'attendre, AMD pas... De toutes façons tout le monde y viendra.

Tu bosses pour soitec ?

Non, mais ça ne m'a pas empeché de travailler dans des domaines connexes et donc d'avoir pour discuter avec des chercheurs de chez eux, les quelques jours que j'ai passé avec eux...

pareil que dans la section Carte Graphique

Illuminati pourri déjà les commentaires de news avec ses posts pro AMD

il ne fait que ca , il fait simplement de la propagande a 2balles enrobé de tout plein d'argument

il ecrit de long post tout plein d'arguments bien orienté et il sera impossible d'avoir une discussion objective avec lui

d'autre INpactiens peuvent confirmer

ben j'ai la flemme de vérifier les chiffres qu'il annonce, mais après, je le prend pour ce que c'est : un calcul statistique...

Et illuminati n'est pas madcho, non plus, même si ni l'un ni l'autre ne font preuve d'objectivité, ce coup ci, ce ne sont que des chiffres... ça ne peut pas etre subjectif, mais uniquement vrai ou faux.

[typhoon006]

Oui mais il pourri déjà assez les commentaires de news

j'ai pas envie de le laisser pourrir le forum

[Illuminati]

Oui mais il pourri déjà assez les commentaires de news

j'ai pas envie de le laisser pourrir le forum

Tu n'as que ça à faire de tes journées, appeler l'Inquisition, crier à l'hérésie

et baillonner ceux que tu juges indigne d'avoir le droit de parole ?

Tu te prends pour qui ?

Commence donc par indiquer en quoi mon article est une propagande a 2 balles.

Trouve-moi un seul chiffre erroné avant de crier au loup et de jouer la vierge offensée.

Si j'étais un fanboy fanatique d'AMD, j'aurais profité du post de madcho pour vanter l'architecture

du futur AMD Montreal, et dire combien il est super plus mieux que tout, mais si tu avais pris la peine

de lire ma réplique à son post, tu aurais vu que je ne suis pas entré dans ce petit jeu, et que j'ai fait

ce qu'il fallait pour ne pas pourrir mon topic.

Tout ce que je peux constater, c'est qu'en ce moment, celui qui pourrit mon topic, c'est toi.

Quant à dire qu'il est impossible d'avoir une discussion objective avec moi, y'a qu'à lire les posts qui

précèdent les tiens pour constater que je répond poliment à tout ceux qui ont fait des remarques,

que je tiens compte de leurs remarques et critiques, et que je vais même jusqu'à citer le pseudo

d'une certaine personne qui a lui-même apporté de l'eau au moulin...

À force de poursuivre des moulins, c'est toi qui se discrédite.

[typhoon006]

je te lis assez pour te connaitre sur ce point

Si j'étais un fanboy fanatique d'AMD, j'aurais profité du post de madcho pour vanter l'architecture

du futur AMD Montreal, et dire combien il est super plus mieux que tout

Non, car tu es un fanboy mais tu n'es pas stupide pour de discréditer si vite

Quant à dire qu'il est impossible d'avoir une discussion objective avec moi

surement pas quand il s'agit d'AMD et d'Intel

[Illuminati]

J'aimerais que tu cesses de "pourrir" mon topic, s'il te plaît.

Tes posts n'ont aucun rapport avec le contenu de mon article.

Je sais que tu ne m'aimes pas, mais ce n'est pas une raison

pour "polluer" mon topic avec tes accusations non fondées.

Si tu ne cesse pas d'agir comme un enfant, je devrais faire appel à un modérateur.

[typhoon006]

je t'ai répondu, je te laisse a ta propagande

Edit: juste, c'est pas toi que j'aimes pas, c'est ton fanboyisme 

[Yendis]

Hello,

Bon je ne rentre pas dans la polémique, d'autant que cet article m'a appris des choses et j'en profite pour remercier l'auteur... cependant, il y a une chose qui me turlupine: tu compares un proco AMD non encore sur le marché à un proco Intel qui est commercialisé depuis bientôt un an. Ne faudrait-il pas comparer le K10 à la future génération de processeurs Intel (Penryn)?

:byebye:

[Illuminati]

Ne faudrait-il pas comparer le K10 à la future génération de processeurs Intel?

Dans mon article je ne compare pas les processeurs en fonction de leur génération

d'architecture mais en fonction de la technique de gravure utilisé pour les produire.

J'aurais bien aimé comparer l'AMD K10 avec le futur Penryn d'Intel, qui remplacera

bientôt le Conroe, mais ce dernier sera gravé en 45 nm alors que le K10 le sera en 65 nm.

Il m'est donc impossible de faire une comparaison équitable entre les caches de deux

processeurs qui n'utilisent pas la même finesse de gravure.

Bien que j'ai déja toutes les informations nécessaires pour ajouter le Penryn à mon article,

je n'ai malheureusement pas encore celles du Shanghai, la future version du K10 qui

sera gravé en 45nm, mais je t'assure que dès que j'aurai reçu le schéma du Shanghai,

il me fera plaisir de mettre mon article à jour.

[Clem1]

Salut, je crois qu'il y un moment, à l'époque des P4 EE, ils en ont sortis un modèle aec cache L3, je vais rechercher un peu sur le net, vois si je ne retrouve pas.

EDIT:

Voici le lien:

http://www.presence-pc.com/actualite/Nouve...tium-4-EE-4677/

[Yendis]

Ben oui, mais il ne s'agit pas forcément d'un combat équitable. Force est de constater qu'AMD a bien du mal à suivre le rythme d'Intel dans la course à la gravure toujours plus fine. Le K10 devra se battre contre le Penryn qui sortira peu après (ou avant si on nous refait le coup du R600) quelque soit sa finesse de gravure. Il y a d'ailleurs intérêt qu'AMD améliore ses perfs au passage vers le 0,45 au lieu de les faire empirer comme ça a été le cas en passant du 0,90 au 0,65...

Par ailleurs la taille du cache s'avère être un critère secondaire sur les Conroe (preuve en est le comparatif entre les E6300/6400 et les E6320/6420...), mais bon, ça c'est une autre histoire...

Au final le K10 a intérêt a être meilleur que le Penryn tout en permettant à AMD de retrouver un niveau de marge digne de ce nom, sinon exit AMD... et ce ne sera pas chose facile car la finesse de gravure permet aussi de produire moins cher.