Aller au contenu

[RESOLU] Reglage freq proco sur DS3R (EIST)


Messages recommandés

Salut à tous,

Config :

Proco : E6750 @2,66

carte mere : GA P35 DS3R rev1 (bios F4)

Lorsque je regarde sous CPUZ ou EVEREST, la fréquence du pro en idle est de 2Ghz. Dès que je passe en burn ca grimpe à 2,66Ghz.

Ca c'est normale car dans le bios j'ai la fonction EIST d'activé.

Le probleme, c'est quand je desactive cette fonction dans le bios, et que je redemarre, la fonction n'a pas l'air d'être desactivé, car je suis toujours à 2Ghz en IDLE et 2,66 sous charge... :zarb: .

Quelqu'un pourrait m'expliquer le pourquoi du comment ? :chinois:

Pour info, je souhaite désactiver cette fonction, de maniere à pouvoir augmenter la frequence du proco pour voir ce qu'il a dans le ventre :chinois:

Merci d'avance pour vos lumieres :roll:

Lien vers le commentaire
Partager sur d’autres sites

Bah oui c'est ce que j'ai fais, car en meme temps j'ai réglé les timing RAM en manuel (car il me mettait pas le bon timing).

Et là les timings sont bien rentré. Mais pas la fonction EIST.

Bon je reboot, et je recheck dans le bios pour revérifier.

EDIT :

Ok, c'est bon j'ai trouvé d'où ca venait :

La fonction était EIST était bien désactivé, mais il y a une autre fonction qui est "CPU ENhanced Halt (C1E)" qui était activé aussi. Je l'ai donc désactivé, et là je suis à 2,66Ghz et 1,31V sous everest :chinois:

Bon, maitenant je ne sais pas pourquoi il y a les 2 fonctions, qui me semble paraitre la meme chose ??? :chinois:

Quelqu'un pourrait m'expliqué ?

Lien vers le commentaire
Partager sur d’autres sites

"Whenever the OS executes the halt instruction, the CPU enters what is known as the halt state. Architecturally, what's going on in a halt state is the clock signal is shut off to the CPU for some period of time. With no clock signal, none of the logic in the chip will do anything and thus power consumption is reduced. Performance is also significantly reduced; however, the halt instruction isn't usually called during application usage, so the performance aspects of the halt state aren't very important.

The problem with the halt state is that it does nothing to reduce voltage, only current draw by stopping clocks from going to the CPU. Since Power varies linearly with both current and voltage (P = I * V), you're effectively only addressing half of the problem. The Enhanced Halt State, as Intel calls it, does two things: it reduces the clock speed of the CPU by decreasing the clock multiplier down to its minimum value (on the EE 965 series, that's 14x, or 2.8GHz), then reducing the voltage. The clock speed is reduced and then the voltage is dropped, to maintain stability.

Intel insists that the enhanced halt state is a significantly lower power state than the conventional halt state, thanks to the reduction in voltage in addition to the reduction in clock speed. While the standard halt state causes a linear reduction in power, Intel's enhanced halt state causes an exponential decrease in power, potentially offering better power savings than the standard halt state. The real world impact obviously depends on how idle your system happens to be."

désolé c'est en anglais

Ø_O

Lien vers le commentaire
Partager sur d’autres sites

Merci kyro,

la meme chose en francais par google :chinois:

"Chaque fois que l'OS exécute l'instruction d'arrêter, le CPU entre dans ce que l'on appelle à l'arrêt. Architecturalement, ce qui se passe dans un arrêt Etat est le signal d'horloge est arrêté pour le CPU pendant un certain laps de temps. En l'absence d'horloge Du signal, aucun de la logique dans la puce va faire quoi que ce soit, et donc la consommation électrique est réduite. La performance est également réduit de façon significative; Toutefois, l'arrêt enseignement n'est pas généralement appelé lors de l'application d'utilisation, de sorte que le rendement aspects de l'État ne sont pas cesser Très important.

Le problème avec l'arrêt état, c'est qu'il ne fait rien pour réduire la tension, la seule qui puisse être en arrêtant les horloges d'aller à l'UC. Depuis puissance varie linéairement à la fois le courant et la tension (P = I * V), vous êtes seul face efficacement moitié du problème. The Enhanced Halt State, comme Intel l'appelle, fait deux choses: il réduit la vitesse d'horloge du processeur en diminuant le multiplicateur d'horloge à sa valeur minimale (sur l'EE 965 série, qui est 14x ou 2.8GHz), Puis à réduire la tension. La vitesse d'horloge est réduit, puis la tension est tombée, à maintenir la stabilité.

Intel insiste sur le fait que le renforcement de mettre fin à l'état est beaucoup plus faible que l'état d'alimentation classiques arrêter état, grâce à la réduction de la tension en plus de la réduction de la vitesse d'horloge. Alors que la norme arrêter état provoque une réduction linéaire de puissance, Intel amélioré de mettre fin à l'état provoque une diminution de la puissance exponentielle, potentiellement offrant de meilleures économies d'énergie que de mettre fin à la norme. Le monde réel de toute évidence l'impact dépend de la façon dont le système de ralenti qui se passe de l'être. "

Là,meme en francais j'ai rin compris :chinois:

Lien vers le commentaire
Partager sur d’autres sites

Archivé

Ce sujet est désormais archivé et ne peut plus recevoir de nouvelles réponses.

×
×
  • Créer...